3/6 WPIL - (C) Derwent - image - 1999-414901 [35] ХP - N1999-310989 - Data synthesis device in A/D conversion system - has synthesis unit TI which synthesizes output of primary and secondary A/D transducers and outputs it as digital data DC - U21 PA- (NIDE ) NEC CORP NPNC ΡN - JP11168383 19990622 DW1999-35 H03M-001/56 14p \* Α AP: 1997JP-0332252 19971203 PR - 1997JP-0332252 19971203 IC - H03M-001/56 H03M-001/14 AB - JP11168383 A NOVELTY - A primary A/D transducer (2) outputs the latched data from a latch circuit (9), as a conversion result. A secondary A/D transducer (3) converts the output of a differential detector (10) to a digital data and outputs it, at variation time of a comparator. A synthesis unit (4) synthesizes the output of primary and secondary A/D transducers and output's it as digital data. DÉTAILED DESCRIPTION - A comparator (8) compares an input analog signal to be converted to digital data, with an analog signal equivalent to standard digital data. The latch circuit (9) performs latch of the standard digital data at a variation time at which the content of comparison result of the comparator varies. A differential detector performs output of the difference of the input analog signal and the analog signal equivalent to the standard digital data. An INDEPENDENT CLAIM is also included for data synthesis method. - USE - For A/D conversion system. - ADVANTAGE - Reduces A/D conversion time and hence materializes high speed and high resolution A/D converter on low clock frequency. DESCRIPTION OF DRAWING(S) - The figure shows the components of A/D converter. (2/3) A/D transducer; (4) Synthesis unit; (8) Comparator; (9) Latch circuit; (10) Differential detector. .(Dwg.1/10) MC- EPI: U21-A03A U21-A03E UP - 1999-35

4/6 WPIL - (C)

#### (19) 日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-168383

(43)公開日 平成11年(1999)6月22日

В

審査請求 有 請求項の数12 OL (全 14 頁)

(21)出願番号 特願平9-332252 (71)出願人 000004237

(22)出願日 平成9年(1997)12月3日 東京都港区芝五丁目7番1号

22) 田願日 平成 9年(1991) 12月 3日 果永郁花区之五 1日 7 街 1 号 (72) 発明者 千葉 一浩

東京都港区芝五丁目7番1号 日本電気株

日本電気株式会社

式会社内


(74)代理人 弁理士 ▲柳▼川 信

#### (54) 【発明の名称】 A/D変換器及びこれを用いたA/D変換装置並びにA/D変換方法

## (57)【要約】

【課題】 A/D変換に要する変換時間を最小とし、低 クロック周波数で、高速かつ高分解能なA/D変換器を 実現する。

【解決手段】 粗くA/D変換する上位ビット用A/D 変換結果を上位ビット用ラッチ回路9 にラッチし、細かくA/D変換する下位ビット用A/D変換結果を下位ビット用ラッチ回路14にラッチする。これら両ラッチ回路のラッチ出力をビット合成回路4にラッチして合成することにより、A/D変換に要するかウント数を減少させることができ、A/D変換に要する変換時間が最小となり、低クロック周波数で、高速かつ高分解能なA/D 変換器を実現できる。



#### 【特許請求の範囲】

【請求項1】 ディジタルデータに変換すべき入力アナ ログ信号と値が順次変化する基準ディジタルデータに相 当するアナログ信号とを順次比較する第1の比較手段 と、前記第1の比較手段の比較結果の内容が変化した変 化時点における前記基準ディジタルデータをラッチする 第1のラッチ手段とを有し、このラッチされているデー タを変換結果として出力する第1のA/D変換部と、 前記入力アナログ信号と前記基準ディジタルデータに相 当するアナログ信号との差を常時出力する差分検出手段 10 を有し、前記変化時点における前記差分検出手段の出力 をディジタルデータに変換して出力する第2のA/D変 換部と、

前記第1のA/D変換部の出力と前記第2のA/D変換 部の出力とを合成し前記入力アナログ信号を変換した変 換後のディジタルデータとして出力する合成手段と、 を含むことを特徴とするA/D変換器。

【請求項2】 前記第2のA/D変換部は、前記変化時 点における前記差分検出手段の出力を保持する保持手段 と、前記基準ディジタルデータに相当するアナログ信号 を、自変換手段の出力の最大値が前記第1のA/D変換 部の最小分解能の大きさに等しくなるように減衰させて 出力する減衰手段と、前記保持手段の保持内容と前記減 衰手段の出力とを順次比較する第2の比較手段と、前記 第2の比較手段の比較結果の内容が変化した変化時点に おける前記基準ディジタルデータをラッチする第2のラ ッチ手段とを有し、このラッチされているデータを変換 結果として出力することを特徴とする請求項1記載のA /D変換器。

【請求項3】 前記第1のA/D変換部は前記入力アナ ログ信号をPビット(Pは正の整数)のディジタルデー タに変換し、前記第2のA/D変換部は前記保持手段の 保持内容をQビット(Qは正の整数)のディジタルデー タに変換し、前記合成手段はNビット(N=P+Q)の ディジタルデータを出力することを特徴とする請求項2 記載のA/D変換器。

【請求項4】 前記合成手段は、前記第1のA/D変換 部の出力を上位ビットとし前記第2のA/D変換部の出 力を下位ビットとして合成することを特徴とする請求項 1~3のいずれかに記載のA/D変換器。

【請求項5】 前記基準ディジタルデータを生成するカ ウンタと、このカウンタの出力である基準ディジタルデ ータをアナログ信号に変換するD/A変換手段とを更に 含み、前記入力アナログ信号とD/A変換手段による変 換後のアナログ信号との差を前記差分検出手段から常時 出力することを特徴とする請求項1~4のいずれかに記 載のA/D変換器。

【請求項6】 前記入力アナログ信号と前記保持手段の 保持内容とを択一的に出力する第1のスイッチ手段と、

記減衰手段の出力とを択一的に出力する第2のスイッチ 手段と、前記第1及び第2のスイッチ手段からの出力に 応じて前記入力アナログ信号と前記基準ディジタルデー タに相当するアナログ信号とを比較する第1の比較動作 並びに前記保持手段の保持内容と前記減衰手段の出力と を比較する第2の比較動作のいずれか一方の動作を行う 共用比較回路と、前記共用比較回路の比較結果の内容が 変化した変化時点における前記基準ディジタルデータを ラッチする共用ラッチ回路とを含み、前記共用比較回路 を前記第1の比較手段及び前記第2の比較手段として用 い、前記共用ラッチ回路を前記第1のラッチ手段及び前 記第2のラッチ手段として用いるようにしたことを特徴 とする請求項2~5のいずれかに記載のA/D変換器。 【請求項7】 N行(Nは正の整数、以下同じ)及びM 列(Mは2以上の整数、以下同じ)に配置され配置され たセンサ素子群からなる二次元センサの出力信号をディ ジタルデータに変換するA/D変換装置であって、請求 項1~6のいずれかに記載のA/D変換器を、前記M列 のセンサ素子群に対し1対1に対応させて設けたことを

【請求項8】 N行及びM列に配置され配置されたセン サ素子群からなる二次元センサの出力信号をディジタル データに変換するA/D変換装置であって、請求項1~ 6のいずれかに記載のA/D変換器を、前記M列のセン サ素子群のうち複数列に対して共通に設け、この共通に 設けたA/D変換器を前記複数列のセンサ素子群に対し て時分割に接続するようにしたことを特徴とするA/D 変換装置。

20 特徴とするA/D変換装置。

【請求項9】 前記A/D変換器に対して設けた1列の 30 センサ素子群を構成するN個のセンサ素子を、前記A/ D変換器に対して時分割に接続するようにしたことを特 徴とする請求項7又は8記載のA/D変換装置。

【請求項10】 請求項1~6のいずれかに記載のA/ D変換器が前記二次元センサと共に1チップ化されてい ることを特徴とするA/D変換装置。

【請求項11】 粗くA/D変換する第1のA/D変換 ステップと、細かくA/D変換する第2のA/D変換ス テップとを含み、入力アナログ信号をディジタルデータ に変換するA/D変換方法であって、前記第1のA/D 40 変換ステップにおける変換終了時点における変換結果と 前記入力アナログ信号との差分信号を前記第2のA/D 変換ステップにおける変換対象としたことを特徴とする A/D変換方法。

【請求項12】 ディジタルデータに変換すべき入力ア ナログ信号と値が順次変化する基準ディジタルデータに 相当するアナログ信号とを順次比較する比較ステップ と、前記入力アナログ信号と前記基準ディジタルデータ に相当するアナログ信号との差分データを出力する差分 検出ステップと、前記比較ステップの比較結果の内容が 前記基準ディジタルデータに相当するアナログ信号と前 50 変化した変化時点における前記差分データをディジタル

データに変換する変換ステップと、前記変化時点におけ る前記基準ディジタルデータと前記変換ステップによる 変換結果とを合成する合成ステップとを含むことを特徴 とするA/D変換方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明はA/D変換器及びC れを用いたA/D変換装置並びにA/D変換方法に関 し、特に、高分解能で高速で回路の簡単化なA/D変換 器及びこれを用いたA/D変換装置並びにA/D変換方 10 法に関する。

#### [00002]

【従来の技術】一般にA/D変換器は、入力されたアナ ログ信号をディジタルデータに変換するものである。従 来のA/D変換器について図8, 図9, 図10を参照し て説明する。従来、との種のA/D変換器は、例えば、 Bryan Ackland50 [Camera on ChipJ (ISSCC96 DIGEST OFT ECNICAL PAPERS TA1. 2 1996 年) に示されているように、一般のアナログ信号をディ ジタル信号に変換するA/D変換器において、高分解 能、高速、回路の簡単化を目的として用いられている。 【0003】図8は、従来のシングルスロープ型と呼ば れるA/D変換器の構成図である。同図では2次元に配 置された画素231を有するセンサ部230から1行ど との画案信号が同時に出力される場合に適用したA/D 変換器を示している。破線で示されている領域201 a, 201b、…は全て同じ構成であり、各画素列ごと に形成されている。

【0004】A/D変換器の基本回路は、クロック回路 30 からのクロック数をカウントするカウンタ回路205 と、その出力ディジタルデータを入力として負極性の振 幅が単調に増加するアナログデータを出力するD/A変 換器206と、破線で示されている領域201aとから 構成されている。そして、領域201aは、アナログ入 力信号をサンプリングしてホールドするサンプル&ホー ルド回路(以後、"S/H回路"と略称する)207a と、このS/H回路の出力とD/A変換器206からの 出力との大きさを比較する比較器208aと、この比較 器の出力をラッチ制御信号としカウンタ回路205から 40 の出力ディジタルデータを入力データとするラッチ回路 209aとを含んで構成されている。

【0005】次に、かかる構成からなるA/D変換器の 動作について説明する。なお、破線で示した領域201 a, 201b…は同じ動作であるため、以下は、領域2 01aの動作についてのみ説明する。

【0006】センサ部230に形成された画素231か ら出力される負極性信号は、領域201aのA/D変換 器のアナログ入力信号となる。このアナログ入力信号 は、所定の周期で発生するφS/Hパルスにより、S/ 50 とアナログ入力との差分を減算器303で求め、との差

H回路207aにおいてサンプル&ホールドされる。サ ンプル&ホールドされた後に、カウンタ回路205にお いてディジタルデータを出力し始める。

【0007】 このディジタルデータを入力とするD/A 変換器206の出力とS/H回路207aの出力との大 きさを比較器208aにより比較する。そして、D/A 変換器206の出力の振幅がS/H回路207aの出力 に比べて大きくなった時に比較器208aの出力信号は HレベルからLレベルに変化する(以後、"H→L"と 略称する)。との比較器の出力をラッチ制御信号として いるラッチ回路209aは、比較器出力がLレベルにな ったときに、カウンタ回路205の出力であるディジタ ルデータをラッチして保持する。

【0008】以上の動作により、ラッチ回路209aか **らラッチして出力されるディジタルデータが、画素23** 1から出力されるアナログ入力信号のA/D変換後のデ ィジタルデータとなる。

【0009】図9は、従来のA/D変換器の動作を示す 模式図である。ことでは説明を簡単にするために、3ビ ットA/D変換器の例を示す。同図には、A/D変換器 に入力されたアナログ入力信号が、サンブルされてホー ルドされS/H回路207aの出力として振幅がV0の 場合が示されている。

【0010】カウンタ回路205のディジタルデータが 100の時に、S/H回路207aの出力VoよりD/ A変換器206の出力の振幅が大きくなり(電圧として は小さくなり)、比較器208aの出力がH→Lとなり (図示せず)、ラッチ回路209aはラッチ動作を行 い、A/D変換の結果としてディジタルデータ100が 得られる。このとき、A/D変換された結果は、アナロ グデータとしては振幅V3である。電圧△V=V3-V 0は、A/D変換による量子化誤差である。

【0011】図10はA/D変換器を高分解能にするた めの構成図である。この種のA/D変換器は、例えば特 開平1-253319号公報に示されている。

【0012】同図に示されている回路は、アナログ入力 を粗くA/D変換するA/D変換器301と、Cの変換 結果をD/A変換するD/A変換器302と、入力アナ ログデータとの差分を求めるための減算器303と、求 めた差分を増幅するアンプ304と、そして差分データ をA/D変換するためのA/D変換器305と、CのA /D変換の結果を細かいA/D変換の結果にするために ビットずらしを行う乗算器306と、A/D変換器30 1の粗いA/D変換結果と細かいA/D変換結果とを合 成する加算器307とを含んで構成されている。

【0013】かかる構成とされた回路の動作は、以下の ようになる。すなわち、A/D変換器301で粗いA/ D変換を行い、この粗いA/D変換結果をD/A変換器 302でD/A変換する。そして、このD/A変換結果

分結果をアンプ304で増幅する。この増幅後、A/D 変換器305で細かいA/D変換を行い、乗算器306 でピットずらしを行う。最後に、加算器307でピット 合成を行う。こうすることによって、高分解能のA/D 変換を実現することができる。

#### [.0014]

【発明が解決しようとする課題】上述した従来技術においては、例えば、N (Nは2以上の整数、以下同じ)ビットのA/D変換を行う場合に、Nビットを全て同じ方式でA/D変換を行うために、2\*個のカウント数を要 10する。このため、シングルスロープ型A/D変換器では高分解能にするほど変換時間が長くなる。したがって、高分解能で変換時間が短い用途には適用できないという欠点がある。

【0015】また従来、例えばNビットのA/D変換を 行う場合に2 個のカウント数を短時間で発生させるた めには、クロック周波数を高める必要がある。とのた め、シングルスロープ型A/D変換器において変換時間 を短くするには、クロック周波数を高くする必要があ り、アナログ回路等では、回路のクロック周波数の制限 20 等により、適用できない場合があるという欠点がある。 【0016】さらにまた、従来、細かいA/D変換を行 うためには、差分データを求める必要があり、粗いA/ D変換と同時に、D/A変換を行い差分データを求める ことができない。このため、髙分解能にしようとする と、はじめに粗いA/D変換を行った後に、ビット数が 同等以上のD/A変換を行い差分データを求めた後、さ らに細かいA/D変換を行う必要がある。このため、D /A変換を行うための時間が必要であり、高分解能のA /D変換を行うための変換時間が長くなるという欠点が 30 ある。

【0017】さらに、複数のデータについてのA/D変換を行う際、各列でとに形成したA/D変換器でとに、 高分解能化のために粗いA/D変換器、D/A変換器、 細かいA/D変換器等を設ける必要があり、回路の共有 化ができない等、回路規模を小さくすることができない。このため、センサ等の同時に複数のデータが出力される場合に、各列でとに高分解能なA/D変換器を形成すると、回路規模が大きくなるという欠点がある。したがって、オンチップ化等、面積が制限される場合には、 回路規模を小さくするために分解能を低くしなければならないか、分解能を維持するために時系列で順次にA/D変換を行うために変換時間が長くなるという欠点があった。

【0018】本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的は低クロック周波数で高速に動作し、かつ、高分解能なA/D変換器及びこれを用いたA/D変換装置並びにA/D変換方法を提供することである。また、本発明の他の目的は、回路規模が小さく、オンチップ化に適したA/D変換器及び50

これを用いたA/D変換装置並びにA/D変換方法を提供することである。

#### [0019]

【課題を解決するための手段】本発明によるA/D変換 器は、ディジタルデータに変換すべき入力アナログ信号 と値が順次変化する基準ディジタルデータに相当するア ナログ信号とを順次比較する第1の比較手段と、前記第 1の比較手段の比較結果の内容が変化した変化時点にお ける前記基準ディジタルデータをラッチする第1のラッ チ手段とを有し、このラッチされているデータを変換結 果として出力する第1のA/D変換部と、前記入力アナ ログ信号と前記基準ディジタルデータに相当するアナロ グ信号との差を常時出力する差分検出手段を有し、前記 変化時点における前記差分検出手段の出力をディジタル データに変換して出力する第2のA/D変換部と、前記 第1のA/D変換部の出力と前記第2のA/D変換部の 出力とを合成し前記入力アナログ信号を変換した変換後 のディジタルデータとして出力する合成手段と、を含む てとを特徴とする。

【0020】そして、前記第2のA/D変換部は、前記変化時点における前記差分検出手段の出力を保持する保持手段と、前記基準ディジタルデータに相当するアナログ信号を、自変換手段の出力の最大値が前記第1のA/D変換部の最小分解能の大きさに等しくなるように減衰させて出力する減衰手段と、前記保持手段の保持内容と前記減衰手段の出力とを順次比較する第2の比較手段と、前記第2の比較手段の比較結果の内容が変化した変化時点における前記基準ディジタルデータをラッチする第2のラッチ手段とを有し、このラッチされているデータを変換結果として出力することを特徴とする。

【0021】また、本発明による他のA/D変換器は、 前記入力アナログ信号と前記保持手段の保持内容とを択 一的に出力する第1のスイッチ手段と、前記基準ディジ タルデータに相当するアナログ信号と前記減衰手段の出 力とを択一的に出力する第2のスイッチ手段と、前記第 1及び第2のスイッチ手段からの出力に応じて前記入力 アナログ信号と前記基準ディジタルデータに相当するア ナログ信号とを比較する第1の比較動作並びに前記保持 手段の保持内容と前記減衰手段の出力とを比較する第2 40 の比較動作のいずれか一方の動作を行う共用比較回路 と、前記共用比較回路の比較結果の内容が変化した変化 時点における前記基準ディジタルデータをラッチする共 用ラッチ回路とを含み、前記共用比較回路を前記第1の 比較手段及び前記第2の比較手段として用い、前記共用 ラッチ回路を前記第1のラッチ手段及び前記第2のラッ チ手段として用いるようにしたことを特徴とする。 【0022】本発明によるA/D変換装置は、N行(N

は正の整数、以下同じ)及びM列(Mは2以上の整数、 以下同じ)に配置され配置されたセンサ素子群からなる 二次元センサの出力信号をディジタルデータに変換する

30

A/D変換装置であって、上記A/D変換器を、前記M列のセンサ素子群に対01対1に対応させて設けたことを特徴とする。

【0023】また、本発明による他のA/D変換装置は、N行及びM列に配置され配置されたセンサ素子群からなる二次元センサの出力信号をディジタルデータに変換するA/D変換装置であって、請求項1~6のいずれかに記載のA/D変換器を、前記M列のセンサ素子群のうち複数列に対して共通に設け、この共通に設けたA/D変換器を前記複数列のセンサ素子群に対して時分割に接続するようにしたことを特徴とする。

【0024】本発明によるA/D変換方法は、粗くA/D変換する第1のA/D変換ステップと、細かくA/D変換する第2のA/D変換ステップとを含み、入力アナログ信号をディジタルデータに変換するA/D変換方法であって、前記第1のA/D変換ステップにおける変換終了時点における変換結果と前記入力アナログ信号との差分信号を前記第2のA/D変換ステップにおける変換対象としたことを特徴とする。

【0025】本発明による他のA/D変換方法は、ディジタルデータに変換すべき入力アナログ信号と値が順次変化する基準ディジタルデータに相当するアナログ信号とを順次比較する比較ステップと、前記入力アナログ信号と前記基準ディジタルデータに相当するアナログ信号との差分データを出力する差分検出ステップと、前記比較ステップの比較結果の内容が変化した変化時点における前記差分データをディジタルデータに変換する変換ステップと、前記変化時点における前記基準ディジタルデータと前記変換ステップによる変換結果とを合成する合成ステップとを含むことを特徴とする。

【0026】要するに本変換器は、Nビットのシングルスロープ型A/D変換器であり、粗くA/D変換する上位ビット用A/D変換(ビット数P)と、細かくA/D変換する下位ビット用A/D変換(ビット数Q)とを行う。このため、従来A/D変換に2 個必要だったカウント数を、(2 + 2 ) 個に減少させることができる。このため、高速で高分解能なA/D変換器を実現できる。なお、P及びQは共に正の整数であり、P+Q=Nであるものとする。

【0027】また、同じ変換時間で同じ分解能を実現す 40 る場合に、クロック周波数を低くすることができる。

【0028】さらにまた、本発明では、上位ビットのA/D変換の動作と同時に下位ビット用A/D変換の差分データを検出している。すなわち、この検出した差分データを直接、下位ビットのA/D変換対象としているため、上位ビット用A/D変換処理の終了後に、上位ビット用A/D変換データをD/A変換して、アナログ入力信号と上位ビット用A/D変換データとの差分検出を行うことがない。このため、上位ビット用A/D変換処理終了後の所定の時間後に、下位ビット用A/D変換処理

を行うことができ、A/D変換に要する処理時間を短縮することができるのである。

[0029]

【発明の実施の形態】次に、本発明の実施の一形態について図面を参照して説明する。

【0030】図1は、本発明の第1の実施形態によるA /D変換器の構成例を示すブロック図である。 同図にお いて、本発明の第1の実施形態によるA/D変換器は、 Nビットのシングルスロープ型A/D変換器である。そ して、本変換器は、アナログ入力信号をサンプリングし てホールドするS/H回路7と、クロック回路からのク ロック数をカウントするカウンタ回路5と、カウンタ回 路5の出力ディジタルデータを入力としその値の変化に 応じて負極性の信号振幅が単調に増加するアナログデー タを出力するD/A変換器6と、S/H回路7の出力と D/A変換器6の出力との大きさを比較することにより ディジタルデータの上位ビットを得るために粗いA/D 変換を行う上位ビット用A/D変換部2(ビット数P) と、この変換結果と入力信号との差分をA/D変換して ディジタルデータの下位ビットを得るために細かいA/ D変換を行う下位ビット用A/D変換部3(ビット数 Q) と、変換後の上位ビットと下位ビットとを合成して Nビットのディジタルデータを生成するビット合成回路 4とを含んで構成されている。

【0031】上位ビット用A/D変換部2(ビット数P)は、S/H回路7の出力とD/A変換器6の出力との大きさを比較してその比較結果をLレベル又はHレベルで出力する比較器8と、この比較器8の出力を反転するインバータ15と、この反転出力を入力の1つとするORゲート16と、このゲート16から出力される制御信号S7に応じてラッチ動作をし、カウンタ5からのディジタルデータを入力データとする上位ビット用ラッチ回路9から構成されている。

【0032】一方、下位ビット用A/D変換部3(ビッ ト数Q)は、D/A変換器6の出力信号とS/H回路7 の出力信号との差分を出力する差分検出回路10と、そ の差分出力をサンプリングしてホールドするS/H回路 11と、自回路の出力の最大値がD/A変換器6の最小 分解能(LSB:Least Significant Bit)の大きさに等しくなるように所定のゲインK をかけてD/A変換器6の出力を減衰させるアンプ回路 12と、このアンプ回路12の出力とS/H回路11の 出力との大きさを比較してその比較結果をLレベル又は Hレベルで出力する比較器13と、この比較器13の出 力を反転するインバータ17と、この反転出力を入力の 1つとするORゲート18と、このゲート18から出力 される制御信号S12に応じてラッチ動作をし、カウン タ5からのディジタルデータを入力データとする下位ビ ット用ラッチ回路14とを含んで構成されている。

【0033】なお比較器8及び13は、周知のコンパレ

ータ等を用いて構成することができる。また、差分検出 回路10は、周知の演算増幅器等を用いて構成するとと ができる。

【0034】ビット合成回路4は、ラッチ回路9、ラッ チ回路14のディジタルデータを夫々上位ビット、下位 ビットとしてラッチすることにより、Nビットのディジ タルデータとして合成する2つのラッチ回路によって構 成されている。

【0035】また本変換器では、ラッチ回路9及び4へ のラッチ制御信号S7及びS12並びにビット合成回路 10 である。 4内のラッチ回路へのラッチ制御信号を生成するため に、インバータ21及び22並びにORゲート20及び 21を用いている。

【0036】なお、後述するが、センサ等、複数のアナ ログ信号が同時に出力され、センサ各列ごとにA/D変 換部を有する場合には、破線で示されている領域1内の S/H回路7、上位ビット用A/D変換部2、下位ビッ ト用A/D変換部3及びビット合成回路4が各列ごとに 形成される。一方、カウンタ回路5とD/A変換器6は チップ全体で1組だけ形成すれば良い。

【0037】かかる構成において、上位ビット用A/D 変換部2の動作と同時に下位ビット用A/D変換部3用 の差分データを検出し、上位ビット用A/D変換終了後 の一定の時間後に下位ビット用A/D変換部の処理を行 う。このとき、上位ビット用A/D変換処理後に、上位 ビット用A/D変換ディジタルデータをD/A変換して 入力アナログ信号との差分検出を行わない。

【0038】つまり本変換器によるA/D変換方法は、 粗くA/D変換する第1のA/D変換ステップと、細か くA/D変換する第2のA/D変換ステップとを行い、 入力アナログ信号をディジタルデータに変換するA/D 変換方法であり、第1のA/D変換ステップにおける変 換終了時点における変換結果と入力アナログ信号との差 分信号を第2のA/D変換ステップにおける変換対象と しているのである。つまり、検出した差分データを直 接、下位ビットのA/D変換対象としているため、上位 ピット用A/D変換処理の終了後に、上位ピット用A/ D変換データをD/A変換して、アナログ入力信号と上 位ビット用A/D変換データとの差分検出を行うことが ない。このため、上位ビット用A/D変換処理終了後の 40 所定の時間後に、下位ビット用A/D変換処理を行うと とができ、A/D変換に要する処理時間を短縮すること ができるのである。

【0039】より具体的なA/D変換方法は、以下の通 りである。すなわち、ディジタルデータに変換すべき入 カアナログ信号と値が順次変化する基準ディジタルデー タに相当するアナログ信号とを順次比較する比較し、入 力アナログ信号と基準ディジタルデータに相当するアナ ログ信号との差分データを出力し、上記比較結果の内容 が変化した変化時点における差分データをディジタルデ 50 アナログ信号であり、信号S2のタイミングでサンプル

ータに変換し、上記変化時点における基準ディジタルデ ータと上記変換の結果とを合成しているのである。

【0040】また、本A/D変換器は、上位ビット用A /D変換器2、及び下位ビット用A/D変換部3で少な くとも、カウンタ及びD/A変換器を共用する回路構成 になっている。以上により高速、高分解、小型化が可能 なA/D変換器を実現することができる。なお、後述す るように、A/D変換用の比較器、ラッチ制御回路、及 びディジタルデータ用ラッチ回路を共用することも可能

【0041】かかる構成からなるA/D変換器の動作に ついて図2及び図3を参照して説明する。図2は、A/ D変換器の動作を示す波形図である。また、図3はA/ . D変換器の動作を示す模式図である。これら図2及び図 3において、A/D変換のビット数について制限はない が、ことでは説明を簡単にするため、上位ビット用A/ D変換部2、下位ビット用A/D変換部3ともに、ビッ ト数を3ピットとし、合計6ピットの場合が示されてい る。また、アナログ入力信号がS/H回路11によりS /Hされた信号が負極性の振幅V0として示されてい る。

【0042】信号S1は、上位ビット用A/D変換部2 と下位ビット用A/D変換部3の動作切替えのため信号 である。カウンタ5のカウント数が8(2進数「11 1」) になったときに、HレベルとLレベルとが切替わ り、上位ビット用A/D変換部2の動作時にはHレベ ル、下位ピット用A/D変換部3の動作時にはLレベル である。

【0043】信号S2は、アナログ入力信号をサンプル 30 &ホールドするための制御信号 φ S / Hである。この制 御信号 oS/HがLレベルの時にアナログ入力信号をサ ンプル&ホールドし、Hレベルに変化した後にカウンタ 5がカウントを開始する。

【0044】信号S3は、図1中のクロック信号CLK である。

【0045】信号S4は、カウンタ回路5の出力ディジ タルデータである。カウンタ回路5では、「000」か ら「111」までの8クロックをアップカウント、この カウント結果がディジタルデータとして出力される。ま た、本例では「111」の後、3クロック期間だけカウ ント動作を停止し、その後、再び「000」から「11 1」までの8クロックをアップカウントする。以後、同 様の動作を繰返す。なお、ここでは「000」から「1 11」までの8クロックをアップカウントした後に、カ ウンタ回路5は3クロック期間だけカウント動作を停止 している。もっとも、この停止期間については、3クロ ックに限定されるものではなく、任意なクロック数で良

【0046】信号S5は、S/H回路7から出力される

&ホールドされたものである。ととで、S/H回路7から出力されるアナログ信号は負極性で振幅はV0である。

【0047】信号S6は、比較器8の出力である。図3 に示されているように、カウンタ5からの信号S4が「100」になった時刻t5(図2参照)においてD/A変換器6の出力振幅が信号S5よりも大きくなり、比較器8の出力信号S6はHレベルからLレベルに変化する(以後、"H→L"と略称する)。なお、制御信号TG1がLレベルの期間は、動作に影響はないため無視し 10 て良い。

【0048】信号S7は、上位ピット用ラッチ回路9の ラッチ制御信号である。信号S7がLレベルの時に、上 位ピット用ラッチ回路9がラッチ動作を行い、H→Lに 変化した時の入力データを保持し出力する。一方、Hレ ベルに固定されている状態では、データは変化しない。 この信号S7は、制御信号TG1、クロックCLK(信 号S3) 及び信号S6をインバータ15,21やゲート 16,19によって処理することにより、信号S6がL レベルになる(信号S5よりD/A変換器出力の振幅が 20 大きくなる)時には、Lレベルとならない。したがっ て、その1クロック前のディジタルデータ「011」が 上位ビット用ラッチ回路9にラッチされることになる。 【0049】信号S8は、上位ビット用ラッチ回路9の 出力ディジタルデータである。信号S7により、信号S 6がLレベルになる1クロック前のディジタルデータ 「011」が、このラッチ回路9ラッチされている。こ のディジタルデータ「Oll」が本A/D変換器の上位 ビットのデータであり、図3中に示されているアナログ 電圧V1 に相当する。

【0050】信号S9は、差分検出器10の出力アナログデータである。との信号S9は、S/H回路7の出力信号S5とD/A変換器6の出力信号との差分を示している。なお、差分検出器10の動作は、上位ビット用A/D変換部2の動作中に同時に行われている。

【0051】信号S10は、S/H回路11の出力信号である。S/H回路11の制御信号は信号S7であるため、時刻t5(図2参照)以後は、入力アナログ電圧V0と上位ビット用A/D変換の結果であるアナログ電圧V1との差分であるアナログ電圧V2を出力し続ける。【0052】信号S11は、比較器13の出力である。図3に示されているように、カウンタ5からの信号S4が「011」になった時刻t15(図2参照)において、アンプ回路12により減衰されたD/A変換器6の出力振幅が信号S10よりも大きくなり、比較器13の出力信号S11はH→Lに変化する。なお、制御信号TG1がHレベルの期間は、動作に影響はないため無視して良い。

【0053】信号S12は、下位ビット用ラッチ回路1 いては、上位ビットデータが上位ビット用ラッチ回路9 4のラッチ制御信号である。信号S12がLレベルの時 50 にラッチ可能である。また、信号TG1がLレベルの期

に、下位ビット用ラッチ回路14がラッチ動作を行い、H→Lに変化した時の入力データを保持し出力する。一方、Hレベルに固定されている状態では、データは変化しない。この信号S12は、制御信号TG1,クロックCLK(信号S3)及び信号S10をインバータ17やゲート18,20によって処理することにより、信号S11がLレベルになる時にはLレベルとならない。したがって、その1クロック前のディジタルデータ「010」が下位ビット用ラッチ回路14にラッチされることになる。

【0054】信号S13は、下位ビット用ラッチ回路14の出力ディジタルデータである。信号S12により、信号S11がLレベルになる1クロック前のディジタルデータ「010」が、このラッチ回路14にラッチされている。このディジタルデータ「010」が本A/D変換器の下位ビットのデータであり、図3中に示されているアナログ電圧V2に相当する。

[0055] ディジタル出力信号S14は、ビット合成回路4から出力されるディジタルデータである。

【0056】かかる構成において、制御信号TG1をイ ンバータ22により反転したラッチ制御データがLレベ ルとなる時刻 t 20 に、上位ビット用ラッチ回路9の出 カデータである信号S8と下位ビット用ラッチ回路14 の出力データである信号S13とが、ビット合成回路4 にラッチされる。なお、ビット合成回路4を用いずに、 上位ビット用ラッチ9回路及び下位ビット用ラッチ回路 14の出力データを、時刻 t 15から時刻 t 20までの 期間に使用すれば、ビット合成回路4の出力データと同 じ結果を得ることができる。また、インバータ15,1 30 7, 21及び22やゲート16, 18, 19, 20を用 いた各論理回路は、図1に示されている構成に限定され ることはなく、図2に示されている信号S7及び信号S 12が得られれば他の構成の論理回路を用いても良い。 【0057】図3に示されているように、「011」が 上位ビット、「010」が下位ビットとして夫々ラッチ される間、「000」から「111」までのクロック数 に相当する時間と、回路のリセット等に要する時間と、 再び「000」から「111」までのクロック数に相当 する時間とを合計した時間がA/D変換1回に要する時 間となる。具体的には、時間T1,時間T2,時間T3 を全て合計した時間となる。したがって、クロック数2 '+3+2'に相当する時間を要することになる。

【0058】 CCで、図1中のビット合成回路4からデータが出力されるタイミングについて図4を参照して説明する。図4には、図2中の信号TG1、S7、S8、S12、S13、S14の他、図1中のビット合成回路4の内容(上位ビット及び下位ビット)が示されている。同図において、信号TG1がHレベルの期間Aにおいては、上位ビットデータが上位ビット用ラッチ回路9にラッチ可能である。また。信号TG1がLレベルの期

間Bにおいては、下位ビットデータが下位ビット用ラッチ回路14にラッチ可能である。

【0059】信号S8は当初過渡状態であり、時刻t4の立下りタイミングにおいて、上位ビット用ラッチ回路9に「011」がラッチされる。また、信号S13も当初過渡状態であるが、時刻t14の立下りタイミングにおいて、下位ビット用ラッチ回路14に「010」がラッチされる。したがって、期間Cにおいては、上位ビットデータが信号S8として出力され、下位ビットデータが信号S13として出力されていることになる。

【0060】そして、時刻 t 20 においては、ビット合成回路4に、上位ビット用ラッチ回路9の「011」と下位ビット用ラッチ回路14の「010」とがラッチされる。よって、ビット合成回路4から「011010」が出力されることになる。

【0061】なお、信号TG1は、以後もHレベルの期間AとLレベルの期間Bとを交互に繰返すので、以上と同様の動作によってA/D変換が引続き行われる。

【0062】図1に戻り、本A/D変換器では、上位ビット用A/D変換及び下位ビット用A/D変換において 20 少なくとも、カウンタ及びD/A変換器を共用しているので、回路規模を小さくでき、オンチップ化が容易になるのである。

【0063】次に、本発明の第2の実施の形態について 図面を参照して説明する。図5は本発明の第2の実施形態によるA/D変換器の構成を示すブロック図である。 同図において、図1と同等部分は同一符号により示されており、その部分の詳細な説明は省略する。

【0064】同図において、本実施形態によるA/D変換器は、アナログ入力信号をサンブリングしてホールド 30 するS/H回路7と、クロック回路からのクロック数をカウントするカウンタ回路5と、このカウンタ回路5の出力ディジタルデータを入力としその値の変化に応じて負極性の信号振幅が単調に増加するアナログデータを出力するD/A変換器6と、制御信号TG1により接続状態が切替わるスイッチ124と、目的とするディジタルデータの上位ビット及び下位ビットを順次変換するためのA/D変換部102と、差分検出回路10と、S/H回路11と、上位ビットと下位ビットを合成してNビットのディジタルデータを生成するビット合成回路4とを 40 含んで構成されている。

【0065】A/D変換部102は、比較器8と、この比較器8の出力を入力とするインバータ15と、この出力及び制御信号TG1を入力とするORゲート16と、この出力に応答してラッチ動作を行いカウンタ5からのディジタルデータを入力データとするラッチ回路109から構成される。なお後述するが、同様に、センサ等の複数のアナログ信号が同時に出力され、センサ各列ごとにA/D変換器を有する場合には、破線で示されている領域101が各列ごとに形成されるものとする。一方、

カウンタ回路5及びD/A変換器6は、チップ全体で1 組だけ形成すれば良い。

【0066】かかる構成において、はじめに、スイッチ 124が端子Aと接続して、S/H回路7の出力とD/ A変換器6の出力との大きさを比較することで、A/D 変換部102は図1の上位ビット用A/D変換部として 動作し、粗いA/D変換を行う。これと同時に、差分検 出回路10及びS/H回路11により差分検出を行う。 次に、スイッチ124が端子Bとの接続して、差分検出 回路10の出力とD/A変換器6の出力を減衰させたア ンプ回路12の出力との大きさを比較することで、図1 の下位ビット用A/D変換部として動作する。最後にビ ット合成回路4では制御信号TG1により、上位ビット 用A/D変換の終了時に上位ビット用ラッチにA/D変 換結果をラッチし、同様に下位ピット用A/D変換の終 了時にA/D変換結果をラッチする。以上の動作によ り、Nビットのディジタルデータが生成され保持され る。

【0067】本A/D変換器の特徴は、図1の下位ビット用A/D変換部3の比較器13、インバータ17、ORゲート18、下位ビット用ラッチ14を、スイッチ124を用いることで上位ビット用A/D変換部2と共用したことである。このため、A/D変換器の回路規模を小さくすることができるのである。

【0068】 ここで、図5中のビット合成回路4からデータが出力されるタイミングについて図6を参照して説明する。図6には、図5中の信号TG1の他、ラッチ回路109の出力、図5中のビット合成回路4の内容(上位ビット及び下位ビット)、ビット合成回路4の出力が示されている。同図において、信号TG1がHレベルの期間Aにおいては、上位ビットデータがラッチ回路109にラッチ可能である。また、信号TG1がLレベルの期間Bにおいては、下位ビットデータがラッチ回路109にラッチ可能である。

【0069】ラッチ回路109の出力は当初過渡状態であり、図4の場合と同様に「011」がラッチされた後、信号TG1の立下りタイミングで上位ビットとしてビット合成回路4にラッチされる。その後、ラッチ回路109の出力は再び過渡状態となり、図4の場合と同様に「010」がラッチされた後、信号TG1の立上りタイミングで下位ビットとしてビット合成回路4にラッチされる。

【0070】したがって、「010」がラッチされる信号TG1の立上りタイミングから次の立下りタイミング までの間においては、ビット合成回路4からは正しいデータ「011010」が出力されることになる。

【0071】本実施の形態においては、比較器、ラッチ制御回路、及びディジタルデータ用ラッチ回路をも共用しているので、図1の場合よりも回路を小型化でき、よ50 りオンチップ化に適したA/D変換器を実現できるので

ある。

【0072】次に、本発明の第3の実施の形態について 図面を参照して説明する。図7は本発明の第3の実施形 態によるA/D変換装置の構成を示すブロック図であ る。同図において、図1及び図2と同等部分は同一符号 により示されており、その部分の詳細な説明は省略す

【0073】同図には、二次元(N行×M列)に配置さ れた画素31-11~31-NMを有するセンサ部30 から1行どとの画素信号が同時に出力されるセンサ部に 接続されるA/D変換器の構成例が示されている。同図 中の破線で示されている領域1a,1b…,1nは、上 述した第1の実施形態である図1中のA/D変換器の領 域1に相当する。とれらの各領域は、上位ビット用A/ D変換部2a. 2b…と、下位ピット用A/D変換部3 a, 3 b … と、ビット合成回路 4 a, 4 b … とを夫々内 蔵し、各画素の列(31-11~31-N1, …, 31 -1M~31-NM) どとに形成されている。なお、カ ウンタ回路5及びD/A変換器6は1組のみ形成されて いる。

【0074】同図に示されているように、カウンタ回路 5及びD/A変換器6を1組のみ形成し、各画素列ごと に上位ビット用A/D変換部、下位ビット用A/D変換 部、ビット合成回路のみを内蔵した回路を形成すること で、従来例のようにカウンタ回路及びD/A変換器を多 数内蔵する必要はなく、回路規模を小さくすることがで きる。このため、高分解能なA/D変換器を、回路規模 を大きくすることなく実現でき、オンチップ化が可能で ある。さらに、同図には示されていないが、領域1a, 1 b…において、上述した第2の実施形態である図5に 示されているA/D変換器を用いれば、さらに回路規模 を小さくすることができ、オンチップ化により好適であ る。

【0075】 ことで、センサ等の信号出力が1行分同時 に出力され、夫々の信号に対しA/D変換が必要な場合 には、A/D変換器が各列毎に形成されるのが一般的で ある。このような場合においても、本実施形態では、全 A/D変換器に対して、1組のカウンタ及びD/A変換 器のみを設けるだけで良いのである。したがって、回路 規模を小さくでき、センサ部30と領域1a,1b…と を1チップにしたオンチップ化が容易になる。さらに、 比較器、ラッチ制御回路及びディジタルデータ用ラッチ 回路をも共用することができ、回路規模を小さくできオ ンチップ化が容易になる。

[0076]以上はCCD (Charge Coupl ed Device)等、複数の画案を有するセンサの 場合について説明したが、これに限らずN行及びM列に 配置され配置されたセンサ素子群からなる他の二次元セ ンサについて本発明が広く適用できることは明らかであ る。

【0077】そして、二次元センサの場合に、任意の複 数のセンサ素子列に対して1つの割合でA/D変換器を 共通に設け、各センサ素子からの出力信号をスイッチ等 によって時分割に切替えてA/D変換器に接続して、夫 々A/D変換を行っても良い。 とのような構成にすると とで、A/D変換器の回路数を少なくすることができる ため、回路規模の小型化及び低消費電力化が可能とな る。なお、1つのセンサ素子列に対して1つのA/D変 換器が接続されている状態においては、そのセンサ素子 列に含まれている各センサ素子の出力が順にA/D変換 器に接続されて順にA/D変換される。とのA/D変換 の順序は、ランダムでも良いし、1行おき(複数行につ いて奇数番目の行と偶数番目の行とを交互に行う等)で

【0078】さらに、上述した画素信号を直接A/D変 換するのとは異なり、画素信号を入力とする各画素列又 は所定の複数の画素列に対して1個の割合で形成された 読出し回路(例えば、バイアス成分除去回路、フィルタ 回路、積分回路、増幅回路等の機能を有する回路)の出 20 力信号に対して上述のA/D変換を行うこともできる。 このような構成にすることで、画素信号に含まれる不要 な成分(バイアス成分、ノイズ等)を除去し、有効な成 分のみをA/D変換することができる。例えば、CCD センサの出力信号からリセットレベルの電圧を差し引い て有効なレベルのみを抽出することができるのである。 また、A/D変換器以後の処理が容易になる。

【0079】以上のように、粗くA/D変換する上位ビ ット用A/D変換(ビット数P)と、細かくA/D変換 する下位ビット用A/D変換(ビット数Q)とを行うと とにより、A/D変換に要するカウント数を減少させる ことができるのである。具体的には、従来では2 間だ ったものを、(2°+2°)個に減少させることができ る。

【0080】また、上位ビット用A/D変換部の動作と 同時に下位ビット用A/D変換部用の差分データを検出 しているため、上位ビット用A/D変換部処理の終了後 に、従来の上位ビット用A/D変換データをD/A変換 することなしに、下位ビット用A/D変換部処理を行っ ている。さらに、上位ビット用A/D変換と、下位ビッ ト用A/D変換のビット数を、A/D変換に要するカウ ント数が最小になるように決定しているため、A/D変 換に要する変換時間が最小となる。以上のことから、低 クロック周波数で、高速かつ高分解能なA/D変換器を 実現できるのである。

【0081】さらにまた、上位ビット用A/D変換部及 び下位ビット用A/D変換部において、少なくともカウ ンタ及びD/A変換器を共用しているので、画素が各列 毎に並列に形成されているセンサ等の信号出力後のA/ D変換を行う場合にも回路規模の小型化、オンチップ化 50 に適したA/D変換器を実現できる。さらに、比較器、

ラッチ制御回路、及びディジタルデータ用ラッチ回路を 共用することもでき、回路規模のより小型化及びオンチップ化に適したA/D変換器を実現できる。

【0082】請求項の記載に関連して本発明は更に次の 態様をとりうる。

【0083】(1)前記保持手段は、前記変化時点において前記差分検出手段の出力をサンプリングしてホールドするサンプルホールド回路であることを特徴とする請求項2記載のA/D変換器。

【0084】(2)前記カウンタは、外部から入力され 10 るクロックに応じてカウント動作を行い、とのカウント 値を前記基準ディジタルデータとして出力することを特 徴とする請求項5記載のA/D変換器。

#### [0085]

【発明の効果】以上のように本発明は、粗くA/D変換する上位ビット用A/D変換と、細かくA/D変換する下位ビット用A/D変換とを行い、これらのA/D変換結果を合成することにより、A/D変換に要するカウント数を減少させることができ、A/D変換に要する変換時間が最小となり、低クロック周波数で、高速かつ高分 20解能なA/D変換器を実現できるという効果がある。また、上位ビット用A/D変換部及び下位ビット用A/D変換部において、少なくともカウンタ及びD/A変換器を共用しているので、画素が各列毎に並列に形成されているセンサ等の信号出力後のA/D変換を行う場合等においても回路規模の小型化、オンチップ化に適したA/D変換器を実現できるという効果がある。

## 【図面の簡単な説明】

【図1】本発明の第1の実施の形態によるA/D変換器 の構成を示す図である。 \*30

\*【図2】図1のA/D変換器の各部の動作を示す波形図である。

【図3】図1のA/D変換器の動作を示す模式図である。

【図4】図1中のビット合成回路からデータが出力されるタイミングを示す図である。

【図5】本発明の第2の実施の形態によるA/D変換器の構成を示す図である。

【図6】図5中のビット合成回路からデータが出力されるタイミングを示す図である。

【図7】本発明の第3の実施の形態によるA/D変換器の構成を示す図である。

【図8】シングルスロープ型A/D変換器の従来例の構成を示す図である。


【図9】従来例の動作を示す模式図である。

【図10】従来例の髙分解能なA/D変換器の構成図で もろ


### 【符号の説明】

- 2, 2a, 2b… 上位ビット用A/D変換部
- 3,3a,3b… 下位ビット用A/D変換部
- 4, 4a, 4b… ピット合成回路
- 5 カウンタ回路
- 6 D/A変換器
- 7.11 S/H回路
- 8, 13 比較器
- 9 上位ビット用ラッチ回路
- 10 差分検出回路
- 12 アンプ回路
- 14 下位ビット用ラッチ回路


【図2】









【図3】




【図4】




【図6】




【図5】





【図9】



【図10】

